# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08-222735

(43) Date of publication of application: 30.08.1996

(51)Int.CI.

H01L 29/78

(21)Application number: 07-029051

(71)Applicant : FUJI ELECTRIC CO LTD

(22)Date of filing:

17.02.1995


(72)Inventor: FUJISHIMA NAOTO

## (54) VERTICAL TRENCH MISFET AND MANUFACTURING METHOD THEREOF

# (57)Abstract:

PURPOSE: To cut down the resistance component in a drift region by a method wherein the first conductivity drain drift region in the higher impurity concentration than that equalizing voltage with the element breakdown voltage assuming the diffusion junctions are formed on the sidewall surface layer of a trench.

CONSTITUTION: A drain drift region 102 e.g. in the surface impurity concentration of 1.1 × 1017cm-3 and the diffusion depth of 0.3µm is formed on the inner surface of a trench 105 on an epitaxial substrate surface. In the off state, a depletion layer extends from the pn junctions between p base region 103/n drain drift region 2, between the n drift region 102/p impurity layer ill as well as between the p impurity layer 111/n+ substrate 101 so as to fill up the n drain drift region 102 and the p impurity layer 111 with the depletion layer at the lower voltage than the element breakdown voltage. Thus, the positive and negative fixed charges in both regions are balanced to relieve the field for realizing a



high breakdown voltage. Accordingly, the ON resistance in the n drain drift region 102 can be cut down while sustaining the high breakdown voltage.

#### LEGAL STATUS

[Date of request for examination]

05.11.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3291957

[Date of registration]

29.03.2002

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

# (19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-222735

(43)公開日 平成8年(1996)8月30日

(51) Int.Cl.6

識別記号

广内整理番号

FΙ

技術表示箇所

H01L 29/78

9055 - 4M

9055 - 4M

HO1L 29/78

652G

653B

審査請求 未請求 請求項の数12 OL (全 15 頁)

(21)出願番号

特願平7-29051

(71) 出願人 000005234

富士電機株式会社

(22)出願日

平成7年(1995)2月17日

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 藤島 直人

神奈川県川崎市川崎区田辺新田1番1号


富士電機株式会社内

(74)代理人 弁理士 山口 巌

# (54) 【発明の名称】 縦型トレンチMISFETおよびその製造方法

## (57) 【要約】

【目的】縦型MISFETのオン抵抗の低減を図る。 【構成】n+ サブストレート101上にp型不純物層1 11を積層した基板の表面からトレンチ105を形成 し、残された島部115の上部にpベース領域103、 その表面層にn+ ソース領域104を形成し、トレンチ 105の側壁にnドレインドリフト領域102を形成す る。トレンチ105の内面に露出したpベース領域10 3の表面上にゲート酸化膜106を介してゲート電極1 07を設け、n+ソース領域104上にソース電極10 8、n+サブストレート101の裏面にドレイン電極1 09を設けた構造とする。nドレインドリフト領域10 2がp型不純物層111に接しているため、同じ耐圧ク ラスの均一不純物濃度の場合よりその不純物濃度を高く することができ、オン抵抗が低減できる。また、nドレ インドリフト領域102が高不純物濃度であるため、オ ン抵抗の温度特性が改善され、高温でのオン抵抗が低減 できる。



1

#### ・【特許請求の範囲】

【請求項1】第一導電型半導体上に第二導電型不純物層を持つ半導体基板の表面から設けられた第一導電型半導体に達するトレンチと、残された島部の上部に形成された第二導電型ベース領域と、その第二導電型ベース領域の表面層の一部に形成された第一導電型ソース領域と、第二導電型ベース領域の露出表面上にゲート酸化膜を介して設けられたゲート電極と、第一導電型ソース領域の表面に共通に接触するソース電極と、第一導電型半導体の裏面に接触するドレイン電極と、第一導電型半導体の裏面に接触するドレイン電極とを有するものにおいて、トレンチの側壁表面層に、拡散型接合を仮定した場合の降伏電圧が素子耐圧とほぼ等しくなる不純物濃度より高不純物濃度の厚さの薄い第一導電型ドレインドリフト領域を有することを特徴とする縦型トレンチMISFET。

【諳求項2】第一導電型半導体の表面上に形成された第 二導電型不純物層と、その第二導電型不純物層の上に形 成された第二導電型不純物層より不純物濃度の高い第二 導電型ペース層と、その第二導電型ペース層の表面層の 一部に形成された第一導電型ソース領域と、その第一導 20 電型ソース領域の表面から設けられた第一導電型半導体 に達するトレンチと、そのトレンチ内面に露出した第二 導電型不純物層の表面層に形成された第一導電型ドレイ ンドリフト領域と、トレンチの内面に露出した第二導電 型ペース層の表面に対向してゲート絶縁膜を介してトレ ンチ内に設けられたゲート電極と、トレンチ内のその他 の部分を充填する酸化膜と、第一導電型ソース領域の表 面と第二導電型ベース層の表面露出部とに共通に接触す るソース電極と、第一導電型半導体の裏面に接触するド レイン電極とを有することを特徴とする請求項1に記載 30 の縦型トレンチMISFET。

【請求項3】第一導電型半導体基板の表面上に形成され た第二導電型不純物層と、その第二導電型不純物層の表 面から設けられた第一導電型半導体基板に達するトレン チと、そのトレンチ内面に露出した第二導電型不純物層 の表面層に形成された第一導電型側壁領域と、第二導電 型不純物層の表面層と第一導電型側壁領域の表面層の一 部にわたって形成された第二導電型ベース領域と、その 第二導館型ペース領域の表面層の一部に形成された第一 導電型ソース領域と、第一導電型ソース領域と第一導電 40 型側壁領域に挟まれた第二導電型ペース領域の表面上に ゲート絶縁膜を介して形成されたゲート電極と、第一導 電型ソース領域の表面と第二導電型ベース領域の表面露 出部とに共通に接触するソース電極と、第一導電型半導 体基板の裏面に接触するドレイン電極と、トレンチ内の その他の部分を充填する酸化膜とを有することを特徴と する請求項1に記載の縦型トレンチMISFET。

【請求項4】第一導電型半導体基板の表面上に形成された第二導電型不純物層と、その第二導電型不純物層の上に形成された第一導電型不純物層と、その第一導電型不 50

2

純物層の表面層の一部に形成された第二導電型ベース領域と、その第二導電型ベース領域の表面層の一部に形成された第一導電型ソース領域と、第一導電型ソース領域と、第一導電型・基板に達するトレンチ内面に露出した第二導電型不統物層に形成された第一導電型へ一ス領域と第一導電型不純物層に挟まれた第二導電型ベース領域の表面上にゲート絶縁膜を介して形成されたゲート電極と、トレンチ内面に露出した第二導電型ベース領域の表面および第一導電型ソース領域の表面および第一導電型ソース領域の表面に接触するソース電極と、トレンチ内のその他の部分を充填する酸化膜と、第一導電型半導体基板の取記は接触するドレイン電極とを有することを特徴とする請求項1に記載の縦型トレンチMISFET。

【請求項5】第一導電型半導体上に第一導電型不純物層を持つ半導体基板の表面から設けられた第一導電型半導体に達するトレンチと、残された島部の上部に形成された第二導電型ベース領域と、その第二導電型ベース領域の露出表面上にゲート酸化膜を介して設けられたゲート電極と、第一導電型ソース領域の表面に共通に接触するソース領域と、第二導電型ベース領域の表面に共通に接触するソース電極と、第一導電型半導体の裏面に接触するドレイン電極とを有するものにおいて、トレンチの側壁表面層に、第二導電型側壁領域を有し、第一導電型不純物層の不純物濃度が、拡散型接合を仮定した場合の降伏電圧が素子耐圧とほぼ等しくなる不純物濃度より高不純物濃度であること特徴とする縦型トレンチMISFET。

【請求項6】第一導電型半導体の表面上に形成された第 一導電型ドレインドリフト層と、その第一導電型ドレイ ンドリフト層の上に形成された第二導電型ペース層と、 その第二導電型ペース層の表面層の一部に形成された第 一導電型ソース領域と、その第一導電型ソース領域の表 面から設けられた第一導電型半導体に達するトレンチ と、そのトレンチ内面に露出した第一導電型ドレインド リフト層の下部の表面層に形成された第二導電型側壁領 域と、トレンチ内面に露出した第一導電型ドレインドリ フト層の上部の表面とトレンチの内面に露出した第二導 電型ペース層の表面とに対向してゲート絶縁膜を介して トレンチ内に設けられたゲート電極と、トレンチ内のそ の他の部分を充填する酸化膜と、第一導電型ソース領域 の表面と第二導電型ベース層の表面露出部とに共通に接 触するソース電極と、第一導電型半導体の裏面に接触す るドレイン電極とを有することを特徴とする請求項5に 記載の縦型トレンチMISFET。

【請求項7】第一導電型半導体の表面上に形成された第一導電型不純物層と、その第一導電型不純物層の表面層の一部に形成された第二導電型ベース領域と、その第二導電型ベース領域の表面層の一部に形成された第一導電型ソース領域と、その第一導電型不純物層の表面から設

付られた第一導電型半導体に達するトレンチと、そのト レンチ内面に露出した第一導電型不純物層の露出表面層 に形成された第二導電型側壁領域と、第一導電型ソース 領域と第一導電型不純物層に挟まれた第二導電型ペース 領域の表面上にゲート絶縁膜を介して形成されたゲート 電極と、第一導電型ソース領域の表面と第二導電型ペー ス領域の表面露出部とに共通に接触するソース館極と、 第一導電型半導体の裏面に接触するドレイン電極と、ト レンチ内のその他の部分を充填する酸化膜とを有するこ とを特徴とする請求項5に記載の縦型トレンチMISF 10 ET.

【請求項8】第一導電型半導体の表面上に形成された第 一導電型不純物層と、その第一導電型不純物層の表面層 の一部に形成された第二導電型ペース領域と、その第二 導電型ペース領域の表面層の一部に形成された第一導電 型ソース領域と、その第一導電型ソース領域の表面から 設けられた第一導電型半導体に達するトレンチと、その トレンチ内面に露出した第一導電型不純物層の表面層に 形成された第二導電型側壁領域と、第一導電型ソース領 域と第一導電型不純物層に挟まれた第二導電型ペース領 20 域の表面上にゲート絶縁膜を介して形成されたゲート電 極と、トレンチ内面に露出した第二導電型ペース領域の 表面および第一導電型ソース領域の表面に共通に接触す るソース電極と、トレンチ内のその他の部分を充填する 酸化膜と、第一導電型半導体の裏面に接触するドレイン 電極とを有することを特徴とする請求項5に記載の縦型 トレンチMISFET。

【請求項9】第一導電型ドレインドリフト領域が不純物 拡散層からなることを特徴とする請求項1ないし4のい ずれかに記載の縦型トレンチMISFET。

【請求項10】第二導電型側壁領域が不純物拡散層から なることを特徴とする請求項5ないし8のいずれかに記 載の縦型トレンチMISFET。

【請求項11】不純物拡散層からなる第一導電型ドレイ ンドリフト領域を、トレンチ内面への斜めイオン注入お よび熱処理により形成することを特徴とする請求項9に 記載の縦型トレンチMISFETの製造方法。

【請求項12】不純物拡散層からなる第二導電型側壁領 域を、トレンチ内面への斜めイオン注入および熱処理に より形成することを特徴とする請求項10に記載の縦型 40 トレンチMISFETの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、例えば、電子機器に 内蔵される電源やモーター駆動用電源等に使用されるト レンチを有する高耐圧、低オン電圧の縦型MISFET (金属ー絶縁膜ー半導体構造の電界効果トランジスタ) およびその製造方法に関する。

[0002]

FET(金属一酸化膜-半導体構造の電界効果トランジ スタ)は電力用半導体装置の中でも低損失、高速スイッ チングを特長としている。しかし、少数キャリアの注入 による伝導度変調のない単一キャリア(電子または正 孔) 素子であるため、オン抵抗の低減が課題である。 一 方、半導体表面に溝(トレンチ)を形成する技術は、半 導体素子のオン抵抗の低減を目的とする場合を含めて、 様々に適用されており、近年各種のトレンチを有する半 導体素子構造が提案されている。

【0003】図7 (a) に縦形MOSFETの要部断面 図を示す。図はMOSFETの単位のセルであって、実 際のMOSFETは、このようなセルを反転、繰り返し して多数並列に接続した構造として用いることが多い。 また、図のトランジスタの部分は電流を流す活性領域で あるが、実際の半導体素子では、この他に主として耐圧 を分担する周辺部分が必要である。ここでは、周辺部分 は一般の方式に従った構造とするので、記述を省略す る。図において、n+サプストレート701上にnエピ タキシャル層からなるnドレインドリフト領域702を 積層した半導体基板の表面層に選択的に p ベース領域 7 03が形成され、そのpベース領域703の表面層の一 部にn+ ソース領域704が形成されている。n+ ソー ス領域704とnドレインドリフト領域702の表面露 出部とに挟まれたpペース領域703の表面上にゲート 酸化膜706を介してゲート電極707が設けられ、n + ソース領域704とpペース領域703とに共通に接 触するソース電極708が、n+ サブストレート701 の裏面にはドレイン電極709がそれぞれ設けられてい る。この素子ではゲート電極707に正の電圧が印加さ れるとゲート電極707直下のpベース領域703の表 面層がn型に反転し、n+ソース領域704とnドレイ ンドリフト領域702との間が導通する。一方オフ状態 においては、ゲート電圧はしきい値電圧以下であり、p ベース領域703表面に反転チャネル層は形成されな い。したがって、 pベース領域703-nドレインドリ フト領域702間のpn接合の両側に広がる空乏層で印 加電圧を担う。

【0004】パワーMOSFETは図に示す構造を基本 セルとし、数100万個のオーダーでーチップ内に集積 して、低オン抵抗を実現している。パワーMOSFET の性能の指標として、単位面積当たりのオン抵抗 (Ron\* A)と耐圧があり、耐圧一定の場合、Ron\*A が小さいほど チップサイズが小さくなり、したがって低コストで製造 可能となる。

【0005】図7 (b) は図7 (a) のパワーMOSF ETのオン抵抗の内訳を示す説明図である。オン抵抗 は、ソース電極708とn+ソース領域704との間の 接触抵抗(Rcnt), ゲート電極707直下のpペース領域 703の表面層に形成されたチャネル内のチャネル抵抗 【従来の技術】MISFETの一つであるパワーMOS 50 (Rch), 空乏層によって電流通路が狭められることによる

JFET抵抗(Rj[et) およびnドレインドリフト領域702内での抵抗(Rdrift)の和で構成される。

【0006】特に、nドレインドリフト領域7020比抵抗および厚さは耐圧とドリフト領域の抵抗 (Rdrift)を決める重要なパラメータである。図7 (a) に示す構造では、素子の耐圧クラスにより最適なnドレインドリフト領域7020比抵抗と厚さが決まる [例えば、A.S.Grove: Physics and Technology of Semiconductor Devices, John Wiley & Sons p.197, Fig. 6.31参照]。例えば、60Vクラスではnドレインドリフト領域70200 の比抵抗は $0.8\Omega$ ・c m、厚さは $6.5\mu$ mとなる。また,耐圧を決める実効n エピタキシャル層厚さ(Weff)は約 $6\mu$ mである。素子耐圧は深さ方向のpベース領域703-nドレインドリフト領域702-n+サブストレート70109ダイオードの耐圧にほぼ一致し、主に深さ方向の構造で決定される。

【0007】次に図8(a)に従来の別のMOSFET の要部断面図を示す。図7と同様に図8はMOSFET の単位のセルである。図において、n+サブストレート 801上にnドレインドリフト領域(nエピタキシャル 20 層) 802を積層した半導体基板の表面層にpベース層 803が形成され、そのpベース層803の表面からn ドレインドリフト領域802に達するトレンチ809が 形成されている。pペース層803の表面層の一部にn + ソース領域804が形成されている。トレンチ805 層の内部には、ゲート酸化膜806を介してゲート電極 806が設けられ、n+ソース領域804とpベース領 域803との表面上に共通に接触するソース電極808 が、n+サプストレート801の裏面にはドレイン電極 809がそれぞれ設けられている。この素子ではゲート 30 電極807に正の電圧が印加されるとゲート電極807 の横のpペース層803の表面層がn型に反転し、n+ ソース領域804とηドレインドリフト領域802との 間が導通する。一方オフ状態においては、ゲート電圧は しきい値電圧以下であり、pペース層803表面に反転 チャネル層は形成されない。したがって、 pベース層 8 03-nドレインドリフト領域802間のpn接合の両 側に広がる空乏層で印加電圧を担う。

【0008】図8(b)は図8(a)のパワーMOSF ETのオン抵抗の内訳を示す説明図である。オン抵抗は、ソース電極808とn+ソース領域804との間の接触抵抗(Rcnt),ゲート電極807に対向するpベース領域803の表面層に形成されたチャネル内のチャネル抵抗(Rch)、およびnドレインドリフト領域702内での抵抗(Rdrift)の和で構成される。図8のMOSFETではトレンチ805を有し、図7の第一の従来例と比較して、Rifetが存在しない分、低オン抵抗化が可能となる。また、図7の第一の従来例に比べ、チャネル領域が縦方向に形成されるので、集積度を高められることも低オン抵抗化につながる。

6

【0009】例えば60Vクラスでは図8の第一の従来例同様nドレインドリフト領域802の比抵抗は0.8  $\Omega \cdot cm$ , 厚さは $6.5\mu m$ となる。また,耐圧を決める実効エピタキシャル層(Weff)は約 $6\mu m$ である。

## [0010]

【発明が解決しようとする課題】図7の第一の従来例の構造では、近年の微細加工技術により、基本セルサイズは大幅に縮小し、その結果、Rcnt、Rch、Rjfet は、素子全体として大幅に減少した。現在60 VクラスのパワーMOSFETにおいては、オン抵抗 (Ron\*A) は1.5 m $\Omega$ ・c m $^2$  で、このうちnドレインドリフト領域702の抵抗分は約3分の1で約0.5 m $\Omega$ ・c m $^2$  である。しかし、Rdriftに関しては、従来の素子構造をとっているため、依然として低減できていない。

【0011】また、図80第二の従来例の構造では、オン抵抗 (Ron\*A) は 1.  $0m\Omega \cdot cm^2$  であり、このうち nドレインドリフト領域 802の抵抗分 (Rdrift) は約2分の1で約0.  $5m\Omega \cdot cm^2$  である。今後さらに微細加工技術が進歩しても、いずれの構造にしろ従来構造をとる限り、このエピタキシャル層すなわちnドレインドリフト領域の抵抗分 (Rdrift) は低減できないことになる。

【0012】以上の問題に鑑み本発明の目的は、オン抵抗、特にそのドリフト領域の抵抗分(Rdrift)の低いパワーMOSFETを提供することにある。また、素子オン抵抗の温度特性を改良し、高温でのオン抵抗増大を抑えることにある。

#### [0013]

30 【課題を解決するための手段】上記の課題解決のため本発明は、第一導電型半導体上に第二導電型不純物層を持つ半導体基板の表面から設けられた第一導電型半導体に達するトレンチと、残された島部の上部に形成された第二導電型ベース領域と、その第二導電型ベース領域の表面層の一部に形成された第一導電型ソース領域と、第二導電型ベース領域の露出表面上にゲート酸化膜を介して設けられたゲート電極と、第一導電型ソース領域と第二導電型ベース領域の表面に共通に接触するソース電極と、第一導電型半導体の裏面に接触するドレイン電極と、第一導電型半導体の裏面に接触するドレイン電極と、第一導電型ドレンチMISFETにおいて、トレンチの側壁表面層に、拡散型接合を仮定した場合の降伏電圧が素子耐圧とほぼ等しくなる不純物濃度より高不純物濃度の第一導電型ドレインドリフト領域を有するものとする。

【0014】例えば、第一導電型半導体の表面上に形成された第二導電型不純物層と、その第二導電型不純物層の上に形成された第二導電型不純物層より不純物濃度の高い第二導電型ベース層と、その第二導電型ベース層の表面層の一部に形成された第一導電型ソース領域と、その第一導電型ソース領域と、その第一導電型ソース領域の表面から設けられた第一導電

・型半導体に達するトレンチと、そのトレンチ内面に露出 した第二導電型不純物層の表面層に形成された第一導電 型ドレインドリフト領域と、トレンチの内面に露出した 第二導電型ペース層の表面に対向してゲート絶縁膜を介 してトレンチ内に設けられたゲート電極と、トレンチ内 のその他の部分を充填する酸化膜と、第一導電型ソース 領域の表面と第二導電型ペース層の表面露出部とに共通 に接触するソース電極と、第一導電型半導体の裏面に接 触するドレイン電極とを有する縦型トレンチMISFE Tや、第一導電型半導体基板の表面上に形成された第二 10 導電型不純物層と、その第二導電型不純物層の表面から 設けられた第一導電型半導体基板に達するトレンチと、 そのトレンチ内面に露出した第二導電型不純物層の表面 層に形成された第一導電型側壁領域と、第二導電型不純 物層の表面層と第一導電型側壁領域の表面層の一部にわ たって形成された第二導電型ペース領域と、その第二導 電型ベース領域の表面層の一部に形成された第一導電型 ソース領域と、第一導電型ソース領域と第一導電型側壁 領域に挟まれた第二導電型ペース領域の表面上にゲート 絶縁膜を介して形成されたゲート電極と、第一導電型ソ 20 ース領域の表面と第二導電型ペース領域の表面露出部と に共通に接触するソース電極と、第一導電型半導体基板 の裏面に接触するドレイン電極と、トレンチ内のその他 の部分を充填する酸化膜とを有する縦型トレンチMIS FETや、或いは、第一導電型半導体基板の表面上に形 成された第二導電型不純物層と、その第二導電型不純物 層の上に形成された第一導電型不純物層と、その第一導 電型不純物層の表面層の一部に形成された第二導電型ベ 一ス領域と、その第二導電型ベース領域の表面層の一部 に形成された第一導電型ソース領域と、第一導電型ソー 30 ス領域の表面から設けられた第一導電型半導体基板に達 するトレンチと、そのトレンチ内面に露出した第二導電 型不純物層の表面層に形成された第一導電型側壁領域 と、第一導電型ソース領域と第一導電型不純物層に挟ま れた第二導電型ペース領域の表面上にゲート絶縁膜を介 して形成されたゲート電極と、トレンチ内面に露出した 第二導電型ベース領域の表面および第一導電型ソース領 域の表面に共通に接触するソース電極と、トレンチ内の その他の部分を充填する酸化膜と、第一導電型半導体基 板の裏面に接触するドレイン電極とを有する縦型トレン 40 チMISFETとすることができる。

【0015】また、第一導電型半導体上に第一導電型不 純物層を持つ半導体基板の表面から設けられた第一導電 型半導体に達するトレンチと、残された島部の上部に形 成された第二導電型ベース領域と、その第二導電型ベー ス領域の表面層の一部に形成された第一導電型ソース領 域と、第二導電型ベース領域の露出表面上にゲート酸化 膜を介して設けられたゲート電極と、第一導電型ソース 領域と第二導電型ベース領域の表面に共通に接触するソ ース電極と、第一導電型半導体の裏面に接触するドレイ 50 8

ン電極とを有する縦型トレンチMISFETにおいて、 トレンチの側壁表面層に、第二導電型側壁領域を有し、 第一導電型不純物層の不純物濃度が、拡散型接合を仮定 した場合の降伏電圧が素子耐圧とほぼ等しくなる不純物 濃度より高不純物濃度であるものでもよい。

【0016】例えば、第一導電型半導体の表面上に形成 された第一導電型ドレインドリフト層と、その第一導電 型ドレインドリフト層の上に形成された第二導電型ペー ス層と、その第二導電型ベース層の表面層の一部に形成 された第一導電型ソース領域と、その第一導電型ソース 領域の表面から設けられた第一導電型半導体に達するト レンチと、そのトレンチ内面に露出した第一導電型ドレ インドリフト層の下部の表面層に形成された第二導電型 側壁領域と、トレンチ内面に露出した第一導電型ドレイ ンドリフト層の上部の表面とトレンチの内面に露出した 第二導電型ベース層の表面とに対向してゲート絶縁膜を 介してトレンチ内に設けられたゲート電極と、トレンチ 内のその他の部分を充填する酸化膜と、第一導電型ソー ス領域の表面と第二導電型ペース層の表面露出部とに共 通に接触するソース電極と、第一導電型半導体の裏面に 接触するドレイン電極とを有する縦型トレンチMISF ETや、第一導電型半導体の表面上に形成された第一導 電型不純物層と、その第一導電型不純物層の表面層の一 部に形成された第二導電型ペース領域と、その第二導電 型ベース領域の表面層の一部に形成された第一導電型ソ ース領域と、その第一導電型不純物層の表面から設けら れた第一導電型半導体に達するトレンチと、そのトレン チ内面に露出した第一導電型不純物層の露出表面層に形 成された第二導電型側壁領域と、第一導電型ソース領域 と第一導電型不純物層に挟まれた第二導電型ベース領域 の表面上にゲート絶縁膜を介して形成されたゲート電極 と、第一導電型ソース領域の表面と第二導電型ペース領 域の表面露出部とに共通に接触するソース電極と、第一 導電型半導体の裏面に接触するドレイン電極と、トレン チ内のその他の部分を充填する酸化膜とを有する縦型ト レンチMISFET、或いは、第一導電型半導体の表面 上に形成された第一導電型不純物層と、その第一導電型 不純物層の表面層の一部に形成された第二導電型ベース 領域と、その第二導電型ペース領域の表面層の一部に形 成された第一導電型ソース領域と、その第一導電型ソー ス領域の表面から設けられた第一導電型半導体に達する トレンチと、そのトレンチ内面に露出した第一導電型不 純物層の表面層に形成された第二導電型側壁領域と、第 一導電型ソース領域と第一導電型不純物層に挟まれた第 二導電型ペース領域の表面上にゲート絶縁膜を介して形 成されたゲート電極と、トレンチ内面に露出した第二導 電型ベース領域の表面および第一導電型ソース領域の表 面に共通に接触するソース電極と、トレンチ内のその他 の部分を充填する酸化膜と、第一導電型半導体の裏面に 接触するドレイン電極とを有する縦型トレンチMISF

**ETとすることができる。** 

【0017】特に、トレンチ内壁表面層の第一導電型ド レインドリフト領域或いは、第二導電型側壁領域が不純 物拡散層からなることがよい。そして、上記のような縦 型トレンチMISFETの製造方法としては、トレンチ 内壁表面層の第一導電型ドレインドリフト領域或いは、 第二導電型側壁領域を、トレンチ内面への斜めイオン注 入および熱処理により形成するものとする。

[0018]

拡散型接合を仮定した場合の降伏電圧が素子耐圧とほぼ 等しくなる不純物濃度より高不純物濃度の厚さの薄い第 一導電型ドレインドリフト領域を形成することによっ て、素子耐圧より低い電圧で第一導電型ドレインドリフ ト領域および第二導電型領域に空乏層が充満して、この 両領域の正・負の固定電荷がバランスし、電界緩和を行 い高耐圧を実現し、かつ、高不純物濃度の第一導電型ド レインドリフト領域のため、オン抵抗の低い縦型トレン チMISFETとすることができる。

【0019】また、トレンチの側壁表面層に、第二導電 20 型側壁領域を有し、第一導電型不純物層の不純物濃度 が、拡散型接合を仮定した場合の降伏電圧が素子耐圧と ほぼ等しくなる不純物濃度より高不純物濃度とすること によって、素子耐圧より低い電圧で第一導電型ドレイン ドリフト領域および第二導電型側壁領域に空乏層が充満 して、この両領域の正・負の固定電荷がバランスし、電 界緩和を行い高耐圧を実現し、かつ、髙不純物濃度の第 一導電型ドレインドリフト領域のため、オン抵抗の低い 縦型トレンチMISFETとすることができる。

【0020】また、ドレインドリフト領域を高濃度化す 30 ることによって、この領域のオン抵抗の温度依存性を小 さくし、高温での素子のオン抵抗増大を抑えることがで きる。特に、トレンチ内壁表面層の第一導電型ドレイン ドリフト領域或いは、第二導電型側壁領域が不純物拡散 層からなるものとすれば、高不純物濃度の領域が容易に 形成できる。

【0021】そして、上記のような縦型トレンチMIS FETの製造方法としては、トレンチ内壁表面層の第一 導電型ドレインドリフト領域或いは、第二導電型側壁領 より形成すれば、微細な構造が形成できる。

[0022]

【実施例】以下図面を参照しながら、本発明の実施例に ついて詳しく説明する。ここでは素子耐圧60VのMO SFETの場合を例に説明するが、本発明は素子耐圧3 0~1200V, 出力電流1~100A程度のパワーM OSFETにも適用できる。

【0023】図1に本発明の第一の実施例の縦型MOS FETの要部のソース電極を除去した状態での斜視断面 10

示している。実際の素子では、この単位セルを直線A-B、C-Dに関して反転・繰り返しして多数のセルを並 列接続したものとすることが多い。また、図のトランジ スタの部分は電流を流す活性領域であるが、実際の半導 体素子では、この他に主として耐圧を分担する周辺部分 が必要である。ここでは、周辺部分は一般の方式に従っ た構造とするので、記述を省略する。

【0024】図1において、比抵抗1mΩ・cmのn+ サブストレート101上に、比抵抗0.8Ω·cm、厚 【作用】上記の手段を講じ、トレンチの側壁表面層に、 10 さ(ta)8μmのp型不純物層111を積層したエピ タキシャル基板の表面層に、表面不純物濃度3.5×1 017cm-3、拡散深さ(te)3.0μmのpベース領 域103が形成され、その表面層の一部に表面不純物濃 度2. 0×10<sup>20</sup>c m<sup>-3</sup>、拡散深さ(tg)0. 5 μm のn+ソース領域104が形成されている。そのエピタ キシャル基板の表面から、幅(2×tc)1μm、深さ (tb) 9μmのトレンチ105が形成され、トレンチ 105の内面には、表面不純物濃度1.1×10<sup>17</sup>cm -3、拡散深さ(td) 0. 3 μmのnドレインドリフト 領域102が形成されている。トレンチ105の内部に は、深さ(tf) 2.5 μmのところまで酸化膜112 が充填され、その上部には、多結晶シリコンからなるゲ ート電極107があって、厚さ50nmのゲート酸化膜 106を介してpベース領域103の側面に対向してい る。ゲート電極107の上には、CVD酸化膜112お よび絶縁膜113が堆積されている。半導体基板の最上 表面のn+ ソース領域104が形成されていない部分に は、高濃度のp+コンタクト領域110が形成され、n + ソース領域104とp+ コンタクト領域110との表 面に共通に接触するソース電極108が設けられ、一方 n+ サブストレート101の裏面にはドレイン電極10 9が設けられている。A-B線とC-D線との間の距離 (T)は、このMOSFETの単位セルのハーフピッチ であり、例えば $2\mu$ mである。このとき、thは1.2μmとなる。

【0025】図1の第一の実施例のMOSFETでは、 ドレイン電極9とソース電極8間に電圧が印加されてい るとき、ゲート電極107にしきい値電圧以上の電圧が 印加されると、ゲート電極107に面したpペース領域 域を、トレンチ内面への斜めイオン注入および熱処理に 40 103の表面層にn型に反転したチャネルができ、ドレ イン電極109とソース電極108との間が導通状態と なる。この時ソース電極108から電子がn+ソース領 域104→チャネル→nドレインドリフト領域102→ n+サプストレート101と流れドレイン電極109に 到達する。

【0026】一方, オフ状態ではpペース領域103/ nドレインドリフト領域102間、nドレインドリフト 領域102/p型不純物層111間、およびp型不純物 層111/n+サプストレート101間のpn接合から 図を示す。ここでは、トレンチの半分を含む単位セルを 50 空乏層が広がり、素子耐圧より低い電圧でnドレインド ・リフト領域102、p型不純物層111に空乏層が充満する。この両領域の正・負の固定電荷がバランスし、電界緩和を行い高耐圧を実現する。ここで、両領域の厚さtdおよびthはいずれも0.1~2.0μmの値で十分薄いため、1017cm-3以上の高濃度に設定しても空乏化できる。すなわち、高耐圧を維持しつつ、この単位ユニット内のnドレインドリフト領域102のオン抵抗を低減できることを意味する。

【0027】例えば、図1の第一の実施例、および図 7、図8の従来の縦型MOSFETにおいて、単位ユニ 10ットのハーフピッチTを $2\mu$ mとすると、従来例においては、いずれも単位ユニット内の10の電荷は、100の電荷は、100の電荷は、100の比抵抗が100の間域の電荷は、1000の比抵抗が100の間域に、100の間域に、1010の間域に、1010の間域には、1010の間域には、1010の間域には、1010の間域には、1010の間域には、1010の間域には、1010の間域には、1010の間域には、1010の間域には、1010の間域に、1010の間域は、

【0028】さらに、トレンチ幅(2×tc)およびハ ーフピッチ(T)を低減する微細化を行う場合,従来例 ではドリフト領域の抵抗(Rdrift)の低減は期待できな いが、本発明による第一の実施例では大幅なオン抵抗低 減が可能となる。例えば、トレンチ幅(2×tc)を 0.  $5 \mu m$ , 素子ピッチ (T) を 1.  $5 \mu m$ とすると, nドレインドリフト領域102の電荷は1.6×10<sup>12</sup> c m-2と先の例とほぼ等しい値を維持できるため,集積 度が高まった分、nドレインドリフト領域102の抵抗 (Rdrift) は低減し $0.32m\Omega \cdot cm^2$  となる。この 30ように本発明によれば、本例で用いた微細加工ルールで はもちろん、さらに微細化を進めるにつれて効果が顕著 となる。特に図のように、島部115の奥行き方向でn + ソース領域104の間にp+ コンタクト領域110を 設ける構造は、島部115の幅を狭くでき、集積度を高 めるのに適した構造である。

【0029】また、温度特性に関し、従来例のドレインドリフト領域の比抵抗は $0.80 \cdot c$  mでありこれを不純物濃度に換算すると $7.0 \times 10^{15} c$  m-3となる。これに対し、本発明によればこの領域の最大不純物濃度は、先に述べたように約10 倍以上となり、 $10^{17} c$  m-3以上の領域を設けることができる。高不純物濃度を有する半導体のオン抵抗の温度特性が小さいことは知られており、素子全体として、オン抵抗の温度特性の改善が期待できる。図8 に示す従来構造の素子では、室温に対し150 でオン抵抗が約2.2 倍になるのに対し、本発明によれば、約1.6 ~ 2 倍程度に抑えられる。

【0030】また、同一のオン抵抗を実現する場合、従来に比べチップサイズが低減できるため、ゲート面積、各接合面積が低減する。この結果、寄生容量が低減し、

12

【0031】この後、砒素イオン903の斜めイオン注入と、熱処理を行いnドレインドリフト領域102を形成する [同図(b)]。この拡散層の深さは $0.3\mu$ m(td)、表面濃度は $1.1\times10^{17}$ cm-3とする。次に減圧CVD法により、シリコン酸化膜を堆積して、トレンチ105を酸化膜112で充填し平坦化する。この後島部115の上表面からホウ素のイオン注入によりpペース領域103を拡散深さ(te) $2\mu$ mとなるように形成する [同図(c)]。表面不純物濃度は約 $3.5\times10^{17}$ cm-3である。

【0032】さらにトレンチ105内の酸化膜112を2.5 $\mu$ mの深さ(tf)までエッチングし、pベース領域103の側壁表面を露出し、熱酸化法によりゲート酸化膜106を厚さ50nm形成する。続いて減圧CVD法により多結晶シリコンをトレンチ105内の酸化膜112上に充填し、バターニングおよびエッチングによりゲート電極107を形成する [図10(a)]。このゲート電極107は活性領域の外部で、隣接ユニット間で接続され、素子全体としてのゲート電極となる。

【0033】次に島部115の上表面から砒素イオンの注入および熱処理によりn+ ソース領域104を形成する。この拡散層の深さ(tg)は $0.5\mu m$ 、表面濃度は $2.0\times10^{20}$  c  $m^{-3}$ である。なお、n+ ソース領域104 の下のp ベース領域103 の最高濃度濃度は $3.0\times10^{17}$  c  $m^{-3}$ である。この濃度で、MOSFET のしきい値電圧が決まり、上の値の場合はしきい値は約1 Vとなる。この時パターニングにより、図の奥行き方向にn+ ソース領域104 の非形成領域を設け、図示されていないがここにp+ コンタクト領域を形成する [同図(b)]。

【0034】次に絶縁膜113を形成し、コンタクト窓開けを行い、ソース電極108を形成してn+ソース領域104およびp+コンタクト領域110との接触をとる。。その後、パシベーション工程を施し、ウェハを裏面研磨で薄くし、蒸着法により裏面のドレイン電極109を形成しウェハ工程を終了する[同図(c)]。図2

~6に本発明の第二から六の実施例を示す。設計の方針 は前例と同様である。

【0035】図2に本発明の第二の実施例のMOSFE Tの要部のソース電極を除去した斜視断面図を示す。こ の例では、n+サブストレート201上に、p型半導体 層をエピタキシャル成長して、p型不純物層211を形 成したエピタキシャル基板に、表面からトレンチ205 を形成し、そのトレンチ205の内壁に砒素を斜めイオ ン注入し、熱処理してnドレインドリフト領域202を 形成している点は、第一の実施例と同じである。しか し、トレンチ205の形成で残った島部215の上表面 層に、トレンチ205の端から少し離してしかもnドレ インドリフト領域202にかかるように、選択的にpペ 一ス領域203を形成し、そのpベース領域203の表 面層に
ηソース領域
204が形成されている。
ηソース 領域204とnドレインドリフト領域202に挟まれた pベース領域203の表面上にゲート酸化膜206を介 して多結晶シリコンからなるゲート電極207が設けら れている。pベース領域203の表面のn+ソース領域 204が形成されていない部分には、高濃度のp+コン 20 タクト領域210が形成され、n+ソース領域204と p+ コンタクト領域210との表面に共通に接触するソ ース電極が設けられ、n+サブストレート201の裏面 にはドレイン電極209が設けられている。A-B線と C-D線との間の距離 (T) は、このMOSFETの単 位セルのハーフピッチであり、例えば2μmである。ト レンチ205内には酸化膜212を充填し、その上に図 のようにゲート電極207を延長することもできる。

【0036】この第二の実施例においても、素子耐圧よ り低い電圧でnドレインドリフト領域202, p型不純 30 物層211に空乏層が充満する。この両領域の正・負の 固定電荷がバランスし、電界緩和を行い高耐圧を実現す る。両領域の厚さtdおよびthはいずれも十分薄いた め、1017cm-3以上の高濃度に設定しても空乏化でき る。すなわち、高耐圧を維持しつつ、この単位ユニット 内のnドレインドリフト領域202のオン抵抗を低減で きる。このように、オン抵抗の温度依存性や、スイッチ ング損失に関しても図1の第一の実施例と同じ効果が得 られることは言うまでもない。しかもゲート電極207 がトレンチ205内ではなく、島部215の表面上に設 40 けられているので、製造が容易である。また、図のよう にゲート電極207が、トレンチ205とpペース領域 203間のnドレインドリフト領域の上にまで延びてい ると、電圧印加時にフィールドプレート効果により、空 乏層の広がりを促すので、一層高耐圧化が期待できる。 図3に本発明の第三の実施例のMOSFETの要部断面 図を示す。この例では、n+サブストレート301上 に、p型半導体層およびn型半導体層をエピタキシャル 成長して、p型不純物層311およびn型不純物層31

14

pベース領域303を形成し、そのpベース領域303 の表面層にn+ソース領域304が形成されている。n + ソース領域304の表面からn+サブストレート30 1に達するトレンチ305を形成し、そのトレンチ30 5の内壁の下部に砒素を斜めイオン注入し、熱処理して nドレインドリフト領域302を形成している。n+ソ ース領域304とn型不純物層314に挟まれたpペー ス領域303の表面上にゲート酸化膜306を介して多 結晶シリコンからなるゲート電極307が設けられてい る。トレンチ305ら内壁に露出したn+ソース領域3 04とpベース領域303の表面に共通に接触するソー ス電極308が設けられ、n+サブストレート301の 裏面にはドレイン電極309が設けられている。ゲート 電極307の上部および側部はPSG等の絶縁膜313 で覆われ、ソース電極と絶縁されている。A-B線とC - D線との間の距離は、このMOSFETの単位セルの ハーフピッチであり、例えば2μmである。トレンチ3 05内には酸化膜312が充填されている。

【0037】この第三の実施例においても、素子耐圧よ り低い電圧でnドレインドリフト領域302, p型不純 物層311に空乏層が充満する。この両領域の正・負の 固定電荷がバランスし、電界緩和を行い高耐圧を実現す る。両領域の厚さ t d および t h はいずれも十分薄いた め、nドレインドリフト領域302を1017cm-3以上 の高濃度に設定しても空乏化できる。すなわち、高耐圧 を維持しつつ、この単位ユニット内のnドレインドリフ ト領域302のオン抵抗を低減できる。

【0038】図3の第三の実施例では、ソース電極30 8のnソース領域304への接触がトレンチ305の内 面でなされているので、集積度を一層高められる構造で ある。また、図のようにゲート電極307が、pベース 領域203に挟まれたnドレインドリフト領域302の 表面露出部の上にまで延びていると、電圧印加時にフィ ールドプレート効果により、空乏層の広がりを促すの で、一層高耐圧化が期待できる。

【0039】図4に本発明の第四の実施例のMOSFE Tの要部のソース電極を除去した斜視断面図を示す。こ の例では、n+サブストレート401上に、n型半導体 層をエピタキシャル成長して、nドレインドリフト領域 402としている。nドレインドリフト領域402の表 面層にpベース領域403、その表面層の一部にn+ソ ース領域404が形成されている。n+ソース領域40 4の表面からn+サプストレート401に達するトレン チ405を形成し、そのトレンチ405の内壁の下部に ホウ素を斜めイオン注入し、熱処理して p 側壁領域 4 1 6を形成している。トレンチ405の内部には、底面か らほばp側壁領域416の上端の深さまでまで酸化膜4 12が充填され、その上部には、多結晶シリコンからな るゲート電極407があって、厚さ50nmのゲート酸 4を形成したエピタキシャル基板の表面層に、選択的に 50 化膜406を介してpペース領域403の側面に対向し

ている。ゲート電極407の上には、酸化膜412およ び絶縁膜413が堆積されている。半導体基板の最上表 ・面のn+ソース領域404が形成されていない部分に は、高濃度のp+コンタクト領域410が形成され、n + ソース領域404とp+ コンタクト領域410との表 面に共通に接触するソース電極が設けられ、n+サブス トレート401の裏面にはドレイン電極409が設けら れている。A-B線とC-D線との間の距離は、このM OSFETの単位セルのハーフピッチであり、例えば2 μmである。

【0040】この第四の実施例においても、素子耐圧よ り低い電圧でnドレインドリフト領域402,p側壁領 域416に空乏層が充満する。この両領域の正・負の固 定電荷がバランスし、電界緩和を行い高耐圧を実現す る。両領域の厚さtdおよびthはいずれも十分薄いた め、1017cm-3以上の高濃度に設定しても空乏化でき る。すなわち、高耐圧を維持しつつ、この単位ユニット 内のnドレインドリフト領域402のオン抵抗を低減で きる。

【0041】図5に本発明の第五の実施例のMOSFE 20 Tの要部のソース電極を除去した斜視断面図を示す。こ の例では、n+サブストレート501上に、n型半導体 層をエピタキシャル成長して、nドレインドレイン領域 502としている。nドレインドレイン領域502の表 面から n+ サブストレート501に達するトレンチ50 5を形成し、そのトレンチ505の内壁にホウ素を斜め イオン注入し、熱処理してp側壁領域516を形成して いる。そして、トレンチ505の形成で残った島部分5 15の上表面層に、p側壁領域516から少し離して、 選択的にpペース領域503が形成され、そのpペース 30 領域503の表面層の一部にn+ソース領域504が形 成されている。n+ ソース領域504とnドレインドリ フト領域502に挟まれたpペース領域503の表面上 にゲート酸化膜506を介して多結晶シリコンからなる ゲート電極507が設けられている。 pベース領域50 3の表面のn+ソース領域504が形成されていない部 分には、高濃度のp+コンタクト領域510が形成さ れ、n+ソース領域504とp+コンタクト領域510 との表面に共通に接触するソース電極が設けられ、n+ サブストレート501の裏面にはドレイン電極509が 40 設けられている。A-B線とC-D線との間の距離は、 このMOSFETの単位セルのハーフピッチであり、例 えば2μmである。トレンチ505内には酸化膜512 が充填され、その上に図のようにゲート電極507を延 長することもできる。

【0042】この第五の実施例においても、素子耐圧よ り低い電圧でnドレインドリフト領域502,p側壁領 域516に空乏層が充満する。この両領域の正・負の固 定電荷がバランスし、電界緩和を行い高耐圧を実現す る。両領域の厚さtdおよびthはいずれも十分薄いた 50 するMISFETにも、本発明は適用できる。

16

め、1017cm-3以上の高濃度に設定しても空乏化でき る。すなわち、高耐圧を維持しつつ、この単位ユニット 内のnドレインドリフト領域502のオン抵抗を低減で きる。

【0043】図6に本発明の第六の実施例のMOSFE Tの要部断面図を示す。この例では、n+サブストレー ト601上に、n型半導体層をエピタキシャル成長し て、nドレインドリフト領域602としている。そのn ドレインドリフト領域602の表面層に、選択的にpペ 一ス領域603を形成し、そのpペース領域603の表 面層にn+ソース領域604が形成されている。n+ソ ース領域 6 0 4 の表面から n+ サブストレート 6 0 1 に 達するトレンチ605を形成し、そのトレンチ605の 内壁にホウ素を斜めイオン注入し、熱処理してp側壁領 域616が形成されている。n+ソース領域604とn ドレインドリフト領域602に挟まれたpペース領域6 03の表面上にゲート酸化膜606を介して多結晶シリ コンからなるゲート電極607が設けられている。トレ ンチ605の内壁に露出したn+ソース領域604とp ペース領域603の表面に共通に接触するソース電極6 08が設けられ、n+サブストレート601の裏面には ドレイン電極609が設けられている。トレンチ605 内には酸化膜613が充填されている。A-B線とC-D線との間の距離は、このMOSFETの単位セルのハ ーフピッチであり、例えば $2\mu$ mである。

【0044】この第六の実施例においても、素子耐圧よ り低い電圧でnドレインドリフト領域602,p側壁領 域616に空乏層が充満する。この両領域の正・負の固 定電荷がバランスし、電界緩和を行い高耐圧を実現す る。両領域の厚さtdおよびthはいずれも十分薄いた め、nドレインドリフト領域602を10<sup>17</sup>c m-3以上 の高濃度に設定しても空乏化できる。すなわち、高耐圧 を維持しつつ、この単位ユニット内のnドレインドリフ ト領域602のオン抵抗を低減できる。

【0045】図6の第六の実施例では、ソース電極60 8のn+ソース領域604への接触がトレンチ605の 内面でなされているので、集積度を一層高められる構造 である。本発明の第一ないし第六の実施例の製造方法と して、トレンチの内側面に形成するnドレインドリフト 領域或いはp側壁領域を、トレンチ側壁からのイオン注 入および熱処理により形成する方法以外に、トレンチ内 部への充填物質を介する方法がある。例えば充填物質に 多結晶シリコンを用い、これにドープされた不純物を再 拡散し、側壁領域を形成する方法である。この場合、充 填された多結晶シリコンは再びエッチングにより除去す るか、または酸化により酸化膜にすればよい。

【0046】なお、これら六つの実施例で半導体領域の 導電型を入れ換えることも可能である。また、ゲート絶 縁膜は、酸化膜に限らないので、MISゲート構造を有

17

[0047]

【発明の効果】以上述べたように、本発明の縦型トレン・ チMISFETにおいては、下記する効果が得られる。 ◎トレンチの側壁表面層に、拡散型接合を仮定した場合□□ の降伏電圧が素子耐圧とほぼ等しくなる不純物濃度より 高不純物濃度の厚さの薄い第一導電型ドレインドリフト 領域を形成することによって、素子耐圧より低い電圧で 第一導電型ドレインドリフト領域および第二導電型領域 に空乏層が充満して、この両領域の正・負の固定電荷が バランスし、電界緩和を行い高耐圧を実現し、かつ、高 <sup>10</sup> 不純物濃度の第一導電型ドレインドリフト領域のため、 オン抵抗の低い縦型トレンチMISFETとすることが できる。

【0048】または、トレンチの側壁表面層に、第二導 電型側壁領域を有し、第一導電型不純物層の不純物濃度 が、拡散型接合を仮定した場合の降伏電圧が素子耐圧と ほぼ等しくなる不純物濃度より高不純物濃度とすること によって、素子耐圧より低い電圧で第一導電型ドレイン ドリフト領域および第二導電型側壁領域に空乏層が充満 して、この両領域の正・負の固定電荷がパランスし、電 20 界緩和を行い高耐圧を実現し、かつ、高不純物濃度の第 ―導電型ドレインドリフト領域のため、オン抵抗の低い 縦型トレンチMISFETとすることができる。

【0049】②ドレインドリフト領域を高濃度化するこ とによって、この領域のオン抵抗の温度依存性を小さく し、高温での素子のオン抵抗増大を抑えることができ る。

③同一のオン抵抗を実現する場合、従来に比べチップサロ イズが低減できるため、ゲート面積、各接合面積が低減 する。この結果、寄生容量が低減し、スイッチング損失 30 が低減する。

【0050】④同一のオン抵抗を実現する場合、従来に 比ベチップサイズが低減でき、製造コストが低減でき る。

【図面の簡単な説明】

【図1】本発明第一の実施例の縦型トレンチMOSFE Tの要部斜視断面図

【図2】本発明第二の実施例の縦型トレンチMOSFE Tの要部斜視断面図

【図3】本発明第三の実施例の縦型トレンチMOSFE 40 Tの要部断面図

【図4】本発明第四の実施例の縦型トレンチMOSFE Tの要部斜視断面図

【図5】本発明第五の実施例の縦型トレンチMOSFE Tの要部斜視断面図

18

【図6】本発明第六の実施例の縦型トレンチMOSFE Tの要部断面図

【図7】(a)は従来の縦型MOSFETの断面図、

(b) は(a)のMOSFETにおけるオン抵抗の内訳 の説明図

【図8】 (a) は従来の縦型トレンチMOSFETの断 面図、(b)は(a)のMOSFETにおけるオン抵抗 の内訳の説明図

【図9】(a)ないし(c)は図1の第一の実施例の縦 型トレンチMOSFETの製造方法を説明するための工 程順の断面図

【図10】 (a) ないし (c) は図9に続く図1の第一 の実施例の縦型トレンチMOSFETの製造工程順の断 面図

### 【符号の説明】

101, 201, 301, 401, 501, 601 701、801 n+サブストレート 102, 202, 302, 402, 502, 602 702、802 nドレインドリフト領域 103, 203, 303, 403, 503, 603 pベース層 703,803 104, 204, 304, 404, 504, 604 704.804 n+ソース領域 105, 205, 305, 405, 505, 605 トレンチ 8 0 5 106, 206, 306, 406, 506, 606 ゲート酸化膜 706, 806 107, 207, 307, 407, 507, 607 ゲート電極 707, 807 308, 608, 708, 808 ソース電極 109, 209, 309, 409, 509, 609 709.809 ドレイン電極 110, 210, 410, 510

p+ コンタクト領域

p型不純物層 111, 211, 311 112、212、312、412、512、612酸化

113, 213, 313, 413, 513, 613

8 1 3 絶縁膜

n型不純物層 414, 514, 614

115、215、315、415、515、615島部

416, 516, 616

p側壁領域

901


酸化膜


902


フォトレシスト


903


砒素イオン

















【図7】





【図8】






# [図9]







【図10】

